Dalam antarmuka transmisi sistem televisi siaran DVB-C saat ini, ada dua standar antarmuka transmisi video MPEG-2: standar antarmuka serial asinkron ASI dan antarmuka paralel sinkron SPI. SPI memiliki total 11 sinyal yang berguna, dan setiap sinyal dibedakan menjadi dua sinyal untuk meningkatkan transmisi anti-interferensi. Itu ditransmisikan oleh DB25 pada tautan fisik, sehingga koneksinya banyak dan rumit, jarak transmisinya pendek, dan rentan terhadap kegagalan. Namun, SPI adalah sinyal 11-bit paralel dengan pemrosesan sederhana dan skalabilitas yang kuat. Oleh karena itu, output dari encoder video MPEG-2 umum dan input dari decoder video semuanya adalah sinyal 11-bit paralel standar. ASI menggunakan transmisi serial, yang hanya membutuhkan kabel koaksial untuk transmisi, yang mudah dihubungkan dan memiliki jarak transmisi yang jauh. Menurut kelebihan dan kekurangan SPI dan ASI, perlu untuk mengkonversi antara SPI dan ASI dari sinyal transmisi.
1 struktur sinyal SPI
Sistem transmisi paralel SPI mencakup sinyal clock, sinyal data 8-bit, sinyal sinkronisasi bingkai PSYNC dan sinyal data valid DVALID. Sinyal sinkronisasi bingkai sesuai dengan byte sinkronisasi 047H dari paket TS. Sinyal DVALID digunakan untuk membedakan panjang paket TS sebagai 188 byte atau 204 byte. Ketika panjang paket TS adalah 188 byte, sinyal DVALID selalu tinggi, dan semua sinyal disinkronkan dengan sinyal clock. Format data SPI ditunjukkan pada gambar.
2 antarmuka ASI
Aliran transportasi ASI dapat memiliki kecepatan data yang berbeda, tetapi kecepatan transmisinya konstan, 270Mbps, sehingga ASI dapat mengirim dan menerima data MPEG-2 dengan kecepatan yang berbeda. Sistem transmisi ASI adalah struktur berlapis. Lapisan tertinggi dan lapisan kedua menggunakan standar MPEG-2 ISO/IEC 13818-(Sistem), dan lapisan 0 dan 1 adalah saluran serat FC berdasarkan ISO/IEO CD 14165-1. FC mendukung berbagai media transmisi fisik, solusi ini menggunakan transmisi kabel koaksial.
Pertama, ubah codeword 8-bit dari paket transport MPEG-2 yang disinkronkan dengan paket menjadi codeword 10-bit; kemudian, dalam konversi paralel/serial, ketika kata baru diperlukan untuk dimasukkan dan sumber data belum siap, itu harus dimasukkan kata sinkronisasi K28.5 untuk mencapai tingkat transmisi tetap ASI sebesar 270Mbps. Aliran bit serial yang dihasilkan akan dikirim ke konektor kabel koaksial melalui rangkaian buffer/drive dan jaringan kopling. Ada tiga cara untuk memasukkan kata kode sinkronisasi: satu byte dari aliran kode transmisi tidak dapat menjadi kata sinkronisasi sebelum dan sesudah; satu byte dari aliran kode transmisi harus berupa kata sinkronisasi sebelum dan sesudah; atau kombinasi keduanya.
Data yang diterima tiba di kabel koaksial pertama-tama harus digabungkan ke sirkuit untuk memulihkan jam dan data melalui konektor dan jaringan kopling, dan kemudian melakukan konversi serial/paralel; untuk memulihkan sinkronisasi byte, dekoder ASI harus terlebih dahulu mencari kata sinkronisasi K28.5, setelah kata sinkronisasi dicari, batasnya dibatasi untuk data yang diterima selanjutnya, dengan demikian menetapkan pengaturan byte yang benar dari byte keluaran dekoder; akhirnya, konversi 10/8-bit dilakukan untuk memulihkan data aliran kode TS MPEG-2 yang disinkronkan dengan paket. Tetapi kata sinkronisasi K28.5 bukan data yang valid, sehingga harus dihapus selama decoding.
3 skema implementasi antarmuka ASI
Dalam skema ini, aliran kode MPEG-2 TS disediakan oleh encoder MPEG-2 chip tunggal MB86390, yang mengeluarkan sinyal 11-bit paralel yang sesuai dengan standar SPI, dan panjang paket TS adalah 188 byte. Dalam skema konversi SPI/ASI, chip cyb923/cyb933 perusahaan cemara, FIFO asinkron, dan pemrogram logika CPLD terutama digunakan.
cyb923 terutama menyadari konversi 8/10bit dari codeword, memasukkan kata sinkronisasi K28.5 dan konversi paralel/serial. Laju transmisi ASI konstan pada 270MHz, dan laju kode masukan MPEG-2 TS berbeda, jadi untuk menggunakan FIFO untuk mencapai pencocokan laju, perlu untuk mengontrol komunikasi antara input data SPI, FIFO, dan cyb923 secara logis. Mempertimbangkan kinerja, harga, dan kompleksitas program yang komprehensif, solusi ini menggunakan pemrogram logika CPLD xilinx XC95108; Pemrograman VHDL digunakan untuk mewujudkan kontrol logika mereka. Penguraian kode ASI juga merupakan proses yang serupa, cyb933 terutama merealisasikan konversi 10/8Bit, penghapusan kata sinkronisasi K28.5 dan konversi serial-ke-paralel.
3.1 pengkodean ASI
Dalam proses encoding ASI, hanya data delapan bit MPEG-2 TS dan jam transmisi TS satu bit yang dimasukkan ke CPLD. Karena dalam skema ini, format TS adalah 188 byte, sinyal valid data DVALID selalu tinggi, dan CPLD mengabaikan sinyal ini dan hanya menerima data aliran kode TS tanpa mempedulikan header sinkronisasi aliran kode TS. Sinyal sinkronisasi bingkai PSYNC juga diabaikan. CPLD menulis data yang diterima ke FIFO dengan TS code rate clock. Ketika FIFO setengah penuh, CPLD menerima sinyal setengah penuh dari FIFO, dan kemudian CPLD mengirimkan sinyal baca FIFO ke cyb923. cyb923 membaca data dalam FIFO pada 27Mbps; ketika CPLD menghitung ke cyb923 membaca sejumlah data FIFO, CPLD Mengirim sinyal yang tidak dapat dibaca FIFO ke cyb923 untuk mencegah FIFO kosong. Kecepatan paralel maksimum laju kode transmisi MPEG-2 adalah 27/8=3.375Mbps, dan laju baca FIFO adalah 27Mbps, sehingga FIFO tidak akan meluap. Dengan memperhitungkan delay, program ini menggunakan kapasitas FIFO7202 yang lebih kecil. cyb923 mengisi aliran kode ASI dengan K28.5 ketika FIFO tidak dapat dibaca untuk mempertahankan tingkat transmisi tetap 270Mbps. Akhirnya, data serial dapat ditransmisikan dengan kabel koaksial setelah didorong. Dalam solusi ini, penyisipan kata sinkronisasi K28.5 mengadopsi metode kata sinkronisasi K28.5 sebelum dan sesudah satu byte aliran kode transmisi. Dibandingkan dengan dua skema lainnya, skema ini relatif sederhana untuk dinilai dan ditangani.
3.2 Penguraian kode ASI
Di ujung penerima ASI, aliran kode ASI input disamakan dan kemudian dimasukkan ke chip cyb933. Ini pertama-tama mengunci jam aliran kode ASI oleh loop terkunci fase jam internal, dan mendeteksi kata sinkronisasi K28.5; setelah menemukannya, urutan aliran bit ASI ditentukan, dan kemudian dilakukan konversi serial/paralel.
Dapat dilihat bahwa K28.5 terdeteksi, yaitu penyelarasan byte merupakan prasyarat penting untuk decoding ASI, jadi cyb933 mendefinisikan satu set metode untuk mendeteksi sinkronisasi byte. Mempertimbangkan bahwa kesalahan transmisi dan alasan lain dapat menyebabkan K28.5 palsu, cyb933 mengadopsi metode konfirmasi bita ganda. Artinya, dua byte berturut-turut keduanya K28.5, dan sinkronisasi byte dikonfirmasi, dan kemudian status decoding byte tunggal normal dimasukkan. Dalam status decoding, jika CPLD menghitung 16 byte dari 64 byte yang didekodekan salah, CPLD harus mengirim informasi ke cyb933, yang mengharuskan cyb933 untuk menyinkronkan ulang byte.
Setelah sinkronisasi byte, karena K28.5 adalah byte sinkronisasi yang dimasukkan oleh cyb923 dan tidak dapat dikeluarkan sebagai data yang valid, cyb933 secara otomatis mengabaikan byte sinkronisasi ini. Ketika cyb933 mendeteksi data yang valid, cyb933 akan menampilkan indikasi bahwa data saat ini valid. Jika sinyal ini dianggap valid untuk ditulis ke FIFO, data dalam FIFO harus data yang valid. Ketika FIFO setengah penuh, setelah CPLD menerima setengah sinyal penuh dari FIFO, CPLD membaca data dalam FIFO dan menentukan byte sinkronisasi paket TS sesuai dengan apakah byte baca adalah 047H; jika kata sinkronisasi paket TS ditemukan, itu akan Mengembalikan sinyal sinkronisasi bingkai yang sesuai. Pada saat ini, CPLD count 188 mengembalikan paket TS lengkap. Jika byte berikutnya bukan 047H, berarti data yang diinput salah. CPLD akan membuang data ini sampai menemukan kata sinkronisasi 047H. Selama periode ini, CPLD mengeluarkan paket kosong TS. Setelah sinkronisasi ulang paket, CPLD mulai menghitung dan mengeluarkan paket MPEG-188 TS 2-byte yang benar, sehingga memulihkan sinyal SPI 11-bit yang benar. Demikian pula, ketika data FIFO tidak dapat dibaca, CPLD juga mengeluarkan paket TS kosong untuk mempertahankan laju kode MPEG-2 keluaran konstan.
Dalam desain konversi SPI ke ASI, pengkodean ASI langsung dilakukan pada data SPI tanpa mempertimbangkan masalah kesalahan bit. Pertimbangan utama adalah bahwa data SPI langsung dikeluarkan dari MB390 tanpa transmisi jarak jauh, sehingga mengurangi kerumitan kontrol logika pengkodean ASI. Dalam proses decoding ASI, data ASI ditransmisikan melalui jarak yang jauh, dan faktor kesalahan harus dipertimbangkan. Oleh karena itu, desain resinkronisasi byte dan paket ditambahkan untuk meningkatkan kemampuan anti-interferensi. Skema ini telah mewujudkan konversi timbal balik SPI/ASI dengan sangat baik dalam aplikasi praktis.
produk kami yang lain:
