Jaringan penggemar elektronik Kiat Inti: Kompilator Akselerasi Bahasa C ke Perangkat Keras (C2H) Tertanam NIOS® II yang Diberikan Mengubah Akselerator Perangkat Keras di FPGA ke FPGA, yang membutuhkan persyaratan waktu yang lebih tinggi.
Fitur: (1) Akselerasi tombol kode ANSI / ISO C (2) Intensitas ketat dari proses desain perangkat lunak (3) Koneksi langsung akselerator perangkat keras dan pemetaan memori CPU (4) Pointer dan larik dukungan yang mulus (5) Pemrosesan memori yang efisien menunda pengiriman prediktif dan pipeline Kurangi konsumsi daya dengan meningkatkan perangkat keras Pengalaman desain sistem selalu dipertimbangkan untuk meningkatkan perangkat keras guna meningkatkan konsumsi daya. Namun, penggunaan akselerator perangkat keras secara hati-hati merusak pengalaman ini: peningkatan perangkat keras akan mengurangi konsumsi daya. Dengan menganalisis algoritme, akselerator yang sesuai diimplementasikan dalam logika yang dapat diprogram, tidak hanya meningkatkan kinerja desain sistem komputasi tertanam, tetapi juga mengurangi konsumsi daya.
Mempertimbangkan contoh seperti itu, perancang tertanam menginginkan prosesor untuk mengeksekusi program pada 80 MHz, menghapus instalan algoritma dari jumlah komputasi yang besar ke dalam frekuensi clock yang lebih rendah. Seperti yang ditunjukkan pada Tabel 1, dalam pengujian sebenarnya, prosesor tertanam menjalankan kode aplikasi pada 80 MHz, dan 5 akselerator perangkat keras berjalan pada 1 MHz, dan kinerja sistem telah meningkat 6 kali, dan konsumsi daya sistem berkurang sebesar 55%.
Sebagian besar meningkatkan kinerja perangkat lunak tertanam Untuk insinyur perangkat lunak yang perlu meningkatkan kinerja aplikasi tertanam, akselerasi perangkat keras adalah alat yang paling penting. Akselerator perangkat keras dapat memberikan manfaat penuh dari struktur pemrosesan paralel FPGA, dibandingkan dengan CPU umum, menyelesaikan lebih banyak komputasi per siklus jam, dan kinerja telah meningkatkan beberapa pesanan. Silakan merujuk ke Tabel 2 untuk kinerja dan hasil area dari beberapa algoritma tertanam yang umum.
Tabel 1 Catatan: Sumber daya sistem meningkatkan biaya ekivalensi unit logis dari sumber daya dalam chip, seperti pengganda dan memori, yang menunjukkan biaya setelah menambahkan akselerator dan buffer. Data ini menunjukkan bahwa kompiler NIOS II C2H dapat sangat meningkatkan kinerja sistem dengan biaya dan sumber daya yang minimal.
Proses desain perangkat lunak yang familier Sejauh ini, selalu dihapus secara manual ke akselerator perangkat keras, hanya pengembang dengan alat, pengalaman, dan waktu yang dapat menggunakan teknologi ini untuk membuat, menguji modul tingkat transfer register (RTL), dan diintegrasikan ke dalam sistem prosesor . Kompiler NIOS II C2H secara otomatis membuat dan mengintegrasikan akselerator perangkat keras, dan waktu pengembangan dipersingkat beberapa menit beberapa menit.
Jika sebelumnya Anda pernah menggunakan NIOS II Integrated Development Environment (IDE) berbasis Eclipse, maka akan sangat mudah untuk menggunakan Nios II C2H. Pekerjaan yang perlu Anda lakukan adalah: Menganalisis kode perangkat lunak untuk menentukan fungsi kemacetan kinerja.
Sorot fungsi yang diinginkan di NIOS II IDE, klik kanan Acceleration.
Lihat file laporan kompiler C2H terperinci untuk menentukan pengoptimalan kode C sederhana.
Optimalkan dan ulangi hingga kinerja yang diinginkan tercapai.
Capai persyaratan kinerja aplikasi Anda dengan cepat, dan luncurkan produk terlebih dahulu.
Kompiler NIOS II C2H memungkinkan Anda dengan cepat mengoptimalkan algoritme aplikasi Anda di ruang desain, yang hanya untuk implementasi perangkat lunak. Anda perlu melakukan klik kanan pada kecepatan.
Informasi Pemesanan Sekarang Anda dapat memesan compiler NIOS II C2H. Silakan lihat informasi harga dan pemesanan pada Tabel 2. Anda dapat mengunduh dan mengevaluasi NIOS II Embedded Design Set (EDS) secara gratis. Silakan hubungi perwakilan penjualan Altera setempat Anda untuk informasi lebih lanjut.
produk kami yang lain:
