Dalam beberapa tahun terakhir, sistem pengawasan video digital telah banyak digunakan di berbagai bidang seperti bank, jalan raya, dan gedung. Dalam sistem pengawasan video digital, teknologi OSD (On Screen Display) merupakan bagian tak terpisahkan. OSD memberi pengguna antarmuka manusia-mesin yang ramah, memungkinkan pengguna untuk memperoleh lebih banyak informasi tambahan.
1. Komposisi sistem
Sistem yang diperkenalkan dalam artikel ini adalah sistem pengawasan video lengkap berbasis TI DSP TMS320DM6? 3 dan FPGA. Ini mendukung 1 saluran input video dan 1 saluran output video, dan juga menyediakan antarmuka jaringan.
Input video diwujudkan oleh dekoder video TI yang hemat biaya, TVP5150A. TVP5150A dapat mewujudkan kumpulan dua input video komposit atau satu sinyal video S-video. Register dikonfigurasi melalui I2C, dan sinyal video digital keluaran mengikuti standar ITU656.
Sinyal video digital yang didekodekan oleh TVP5150A ditransmisikan ke DSP melalui port video 1 dari DM6? 3, dan pemrosesan video yang diperlukan dilakukan oleh DSP, dan kemudian dikeluarkan ke perangkat jarak jauh oleh antarmuka jaringan. Di sisi lain, setelah DM6? 3 memproses data video yang diterima dari jaringan, ditampilkan dan dikeluarkan oleh SAA7105 melalui port video 2 melalui FPGA.
Bagian output direalisasikan oleh SAA7105. SAA7105 adalah encoder video berkinerja tinggi dari NXP Company, yang dapat memberikan output video komposit, output video VGA, dan output sinyal video definisi tinggi HDTV. Kontrol SAA7105 juga diwujudkan melalui I2C, dan menerima sinyal video digital standar ITU656 komposit.
Bagian pemrosesan video mengadopsi TI DSP TMS320DM6 3 untuk direalisasikan. Frekuensi utama DM6?3 dapat mencapai 600MHz, dan ada dua port video 20-bit. Port video mendukung antarmuka video digital seperti BT.656 dan Y/C. DM6?3 juga mengintegrasikan MAC jaringan untuk mewujudkan akses jaringan.
Kecepatan pengembangan kinerja perangkat keras selalu sulit untuk memenuhi kebutuhan perangkat lunak. Dalam aplikasi pemrosesan video yang semakin kompleks, DSP bertanggung jawab atas tugas pemrosesan video yang kompleks, dan sumber daya menjadi sangat ketat. Oleh karena itu dalam perancangan sistem ini digunakan FPGA untuk mewujudkan rancangan OSD yang dapat mengurangi beban DSP.
Bagian implementasi OSD menggunakan XC3S250E Xilinx. XC3S250E adalah FPGA seri Xilinx SPARTAN-3E dengan 250,000 gerbang logika.
2. Implementasi OSD
SAA7105 tidak dapat mewujudkan fungsi OSD, tetapi direalisasikan oleh XC3S250E. Chip kontrol utama DM6? 3 hanya perlu memberi tahu FPGA tentang konten dan posisi yang akan ditampilkan, dan pekerjaan khusus dilakukan oleh FPGA. Diagram blok logis OSD ditunjukkan seperti pada Gambar 2.
OSD FPGA menerima data OSD dan instruksi kontrol dari DSP DM6 3 melalui EMIFA, menerima data video melalui port video DSP 1, dan menempatkan informasi OSD pada data video, dan mengeluarkannya ke encoder video SAA7105. Modul fungsional OSD dijelaskan sebagai berikut.
Port data modul decoding alamat dihubungkan dengan data 32-bit rendah EMIFA dari DSP DM6 3, dan menerima data dan informasi kontrol yang dikirim oleh DM6 3. Data dan informasi kontrol ini adalah data 32-bit asli yang dikirim oleh DM6 3. Modul penguraian kode alamat menempatkan data OSD yang diterima, seperti konten OSD, ke dalam FIFO internal FPGA dalam format data 32-bit. Informasi kontrol terutama digunakan untuk mengontrol OSD melalui satu set register kontrol.
Ada juga modul antarmuka video yang langsung terhubung ke DSP. Modul antarmuka video terhubung ke port video 2 DSP, dan menyimpan data dan informasi kontrol dari port video DSP. Informasi kontrol ini secara langsung ditransmisikan ke modul kontrol multi-saluran OSD, dan informasi kontrol juga secara langsung mengontrol dekoder video SAA7105.
Logika kontrol OSD mengeluarkan informasi kontrol yang diperoleh dari grup register kontrol ke setiap modul fungsional OSD untuk mewujudkan kontrol OSD. Grup register terutama dibagi menjadi dua bagian: satu adalah grup register asinkron, yang mengirimkan informasi kontrol seperti reset, pengaktifan OSD, dan pemilihan lebar data ke OSD; yang lainnya adalah grup register sinkron, yang terutama mengontrol informasi posisi OSD.
Modul decoding OSD mengeluarkan data yang akan ditampilkan dari FIFO sesuai dengan informasi kontrol dari logika kontrol, dan mengeluarkannya ke modul OSD CLUT dalam sinkronisasi dengan data video. Data yang diperoleh dari FIFO adalah data DSP 32-bit asli, dan data yang dibutuhkan oleh modul OSD CLUT adalah 8/16-bit, sehingga modul pembongkaran OSD perlu membongkar data 32-bit sesuai dengan frekuensi pelabuhan video. Data 32-bit ditransmisikan ke modul OSD CLUT dengan lebar 8/16.
Fungsi lain dari modul FIFO adalah untuk mentransfer informasi status FIFO ke modul generator kejadian DMA, seperti FIFO penuh atau FIFO kosong. DMA event generator memonitor event ini, dan jika terjadi, mereka dikirim ke DM6? 3 dalam mode interupsi untuk mencapai operasi baca dan tulis yang benar ke FIFO.
Modul OSD CLUT mencari nilai YCbCr yang sesuai untuk data setiap piksel yang diterima dari modul pembongkaran OSD, dan mengontrol urutan output dari data OSD CLUT ini. Hubungan konversi ini ditransmisikan oleh DSP melalui port data 24-bit. Data modul OSD CLUT langsung dikeluarkan ke modul pengontrol multi-saluran OSD.
Modul kontrol multi-saluran OSD menentukan data video output sesuai dengan bit kontrol Alpha yang diterima dari modul OSD CLUT. Jika informasi OSD saat ini, yaitu, bit kontrol Alpha valid, ia akan mengeluarkan data OSD ke modul konversi data. Jika tidak, keluarkan data video asli yang diterima dari modul antarmuka video untuk mewujudkan fungsi OSD.
Output data oleh pengontrol multi-saluran OSD tidak langsung dikirim ke dekoder video, tetapi melalui modul konversi data, sesuai dengan kondisi aplikasi tertentu, konversi format data yang diperlukan dilakukan. Dapat dilihat dari waktu antarmuka SAA7105 bahwa ketika SAA7105 dikonfigurasi untuk output video komposit, data yang diperlukan adalah data tepi jam tunggal. Pada saat ini, modul konversi data tidak berfungsi, dan data yang diterima dari modul kontrol multi-saluran OSD ditransmisikan secara utuh. Untuk SAA7105; jika SAA7105 dikonfigurasi dalam mode keluaran VGA atau HDTV, data tepi jam ganda diperlukan. Pada saat ini, modul konversi data mengubah data tepi jam tunggal yang diterima dari pengontrol OSD menjadi data tepi jam ganda dan mengeluarkannya ke dekoder video SAA7105 .
Dapat dilihat bahwa FPGA telah menyelesaikan semua pekerjaan OSD. Jika Anda ingin menampilkan konten OSD, DM6? 3 hanya perlu mengirimkan instruksi kontrol ke FPGA melalui port EMFIA. Instruksi ini, tentu saja, mencakup konten dan informasi lokasi OSD.
3. Kontrol OSD
Desain OSD yang diterapkan oleh XC3S250E melakukan tampilan OSD berdasarkan lokasi OSD dan informasi konten yang diterima, tanpa batasan apa pun pada konten yang ditampilkan oleh OSD, yang sangat fleksibel dan nyaman. Berikut ini adalah tampilan karakter bahasa Mandarin OSD sebagai contoh untuk mengilustrasikan operasi kontrol OSD.
Untuk menampilkan karakter Cina dengan benar, kode internal karakter Cina yang dimasukkan harus diubah menjadi kode lokasi yang sesuai. Untuk fungsi ini, kami menggunakan fungsi Uint32 Code_Converse(unsigned char *CodeNPointer), yang inputnya berupa pointer, menunjuk ke karakter Cina yang akan dikonversi. Nilai yang dikembalikan adalah kode lokasi yang sesuai dengan karakter Cina. Tampilan OSD diwujudkan dengan fungsi OSDHZ?isplay:
batalkan OSDHZ_ Tampilan{
Uint8 *pFrame
nada Uint32
Lokasi OSDUTIL_Point*
Kode Uint32Q
OSDHZ?bukan *font
Uint8 fgWarna
Uint8 bgWarna
}
Diantaranya, Uint8 *pFrame adalah buffer Buffer untuk output OSD; Pitch Uint32 adalah nilai piksel yang ditampilkan di setiap baris; OSDUTIL_Point *loc adalah posisi tampilan karakter pertama; Uint32 CodeQ adalah kode area untuk menampilkan karakter Cina; OSDHZ?ont * font adalah font yang digunakan untuk menampilkan karakter Cina; Uint8 fgColor menampilkan warna latar depan karakter Cina; Uint8 bgColor menampilkan warna latar belakang karakter Cina.
Oleh karena itu, jika Anda perlu menampilkan karakter bahasa Mandarin, Anda hanya perlu mengonversi karakter bahasa Mandarin ke sistem kode yang diperlukan, lalu menampilkan kode area yang dikonversi ke OSD FPGA. Tentu saja, untuk menampilkan karakter Cina, perpustakaan karakter Cina sangat diperlukan.
produk kami yang lain:
